抗混叠 RC 滤波器计算器
对照 ADC 检查 RC 输入滤波器：转折频率、半采样率处的衰减、建立到 ½ LSB 的时间和延迟。
R = 1 kΩ、C = 100 nF 的 RC 低通滤波器截止频率为 1.59 kHz，高于截止频率后每十倍频衰减 20 dB。放在 ADC 前时，要检查采样频率一半处的衰减是否达到 ½ LSB。
滤波器
级数
建立到 ½ LSB 需要 901.1 µs，长于一个采样周期（100 µs）。当 ADC 在通道间多路复用或输入阶跃时，这一点很重要；持续滤波的信号只会滞后。
ADC
结果
- −3 dB 频率
- 1.592 kHz1 / (2π R C)
- 时间常数
- 100 µsR × C = 1 kΩ × 100 nF
- 奈奎斯特处衰减
- -10.36 dB在 5 kHz，增益 0.3033
- ½ LSB 所需衰减
- -78.27 dB差 67.9 dB：采样率一半附近的内容会混叠到 ½ LSB 以上
- 建立到 ½ LSB
- 901.1 µs9.01 τ；一个采样周期为 100 µs
- 延迟
- 100 µs低频群延迟，n τ
- 在 100 Hz 的幅度损失
- 0.197 %相位 -3.6°
- 在 50 Hz 的衰减
- -0.004284 dB增益 0.9995
示意图
公式与标准
fc = 1 / (2π R C) |H(f)| = (1 + (f / fc)²)−n/2
Aneeded = 20 log₁₀ 2−(N+1) dB tsettle ≈ (N + 1) ln 2 · τ (n = 1)
每一级的转折频率为 fc = 1 / (2π R C)，增益为 1 / √(1 + (f/fc)²)；由缓冲器隔离的 n 级相乘。半采样率处的满量程信号会折回带内，因此要使其低于 ½ LSB，滤波器必须将其衰减 20 log(2^−(N+1)) dB，约为每位 6 dB。单个 RC 级很少能达到这一点；通常与过采样和数字滤波器结合使用。
阶跃之后，n 个相同级数的输出按 1 − e^(−t/τ) Σ (t/τ)^k / k! 趋近最终值；单级建立到 ½ LSB 约需 (N+1) ln 2 个时间常数。无缓冲的 RC 级会相互加载，实际转折频率比本计算更低；ADC 的采样电容和源阻抗要求也同样重要，请查 ADC 数据手册。
需要内置滤波的传感器或信号调理器？
联系我们