앤티앨리어싱 필터 계산기의 원리
ADC는 입력을 이산적인 시점마다 샘플링합니다. 신호 중 샘플링 주파수의 절반, 즉 나이퀴스트 주파수보다 높은 성분은 사라지지 않고 가짜 저주파 성분으로 측정 대역 안에 되접힙니다. ADC 앞의 필터가 샘플링 전에 이를 없애야 합니다. 가장 간단한 것은 저항과 커패시터로, ADC 입력 앞이나 센서 단자에 흔히 둡니다.
이 계산기는 R과 C, 또는 R과 차단 주파수를 받아 −3 dB 주파수, ½ LSB에 필요한 값과 비교한 나이퀴스트 주파수에서의 감쇠, 계단 입력 후의 정착 시간, 지연을 보여 줍니다. 버퍼로 분리한 동일한 단을 4단까지 다룹니다.
얼마나 감쇠해야 충분한가
나이퀴스트 주파수의 풀스케일 신호를 ½ LSB 미만으로 두려면 필터가 20 log(2^−(N+1))만큼 감쇠시켜야 합니다. 12비트에서 78 dB, 16비트에서 102 dB입니다. RC 한 단은 차단 주파수 위에서 디케이드당 20 dB씩만 떨어지므로, 차단 1.6 kHz와 샘플링 10 kHz에서는 5 kHz에서 10 dB에 그칩니다. 계산기는 부족한 양을 보여 줍니다.
실제로 나이퀴스트 주파수의 간섭이 풀스케일인 경우는 드물며, 대부분의 설계는 간단한 RC 필터에 오버샘플링과 ADC 뒤의 디지털 필터를 더합니다. 이 수치는 아날로그 필터가 일의 얼마를 맡는지 보여 줍니다.
정착 시간
입력이 계단처럼 바뀌면 필터 출력은 지수적으로 새 값에 다가갑니다. ½ LSB 안에 들려면 한 단에 (N + 1) ln 2 시정수가 걸리며, 12비트에서 9 τ, 16비트에서 11.8 τ입니다. ADC를 여러 채널에서 전환할 때, 입력이 계단처럼 바뀔 때, 측정 직전에 신호원 전원을 켤 때 문제가 됩니다. 계속 샘플링되는 필터 뒤 신호는 지연만큼 늦어질 뿐입니다.
신호 손실과 위상
필터는 필요한 신호도 감쇠시킵니다. 차단 주파수의 10분의 1에서 손실은 0.5 %, 차단 주파수에서는 29 %입니다. 신호 주파수를 입력하면 진폭 손실과 위상 지연이, 50 Hz나 60 Hz 전원 주파수 같은 간섭 주파수를 입력하면 그 잔여분이 보입니다.
계산이 빠뜨리는 것
버퍼 없이 바로 이은 단은 서로 부하가 되어 차단 주파수가 낮아지고 응답도 달라집니다. ADC 샘플링 커패시터는 변환마다 전하를 가져가므로, 필터 커패시터는 계단 없이 이를 공급할 만큼 커야 하며, 허용 신호원 임피던스는 ADC 데이터시트에 나옵니다. 센서 스팬이 몇 코드를 쓰는지는 ADC 분해능 계산기가 보여 줍니다.
자주 묻는 질문
차단 주파수를 아주 낮게 하면 안 되나요?
차단 주파수를 낮추면 간섭은 더 많이 걸러지지만 응답이 느려지고 신호가 지연되며 빠른 변화의 진폭도 작아집니다. 봐야 할 가장 빠른 변화로 차단 주파수를 정한 뒤, 나이퀴스트에서의 감쇠가 충분할 때까지 샘플링 주파수를 올리세요.
RC 두 단이 한 단보다 나은가요?
두 단은 디케이드당 20 dB가 아니라 40 dB씩 떨어지므로 나이퀴스트에서 훨씬 많이 감쇠합니다. −3 dB 주파수는 각 단 차단 주파수의 0.64배가 되며 정착은 느려집니다.
시그마-델타 ADC에도 이 필터가 필요한가요?
훨씬 덜 필요합니다. 시그마-델타 변환기는 출력 데이터 속도보다 훨씬 높게 샘플링하고 디지털로 걸러 주므로, 대역보다 충분히 높은 차단 주파수의 간단한 RC로 대개 충분합니다. 데이터시트의 권장 입력 필터를 확인하세요.